星期三
/
10 6 月, 2026
Search
Close this search box

科技正在以前所未有的速度重构我们的生活,但信息越密集,真相越模糊。
深维让每一篇文章,都是一次从“dim(朦胧)”到“deep(深彻)”的探索。

在深维,看清科技的全貌。

社交媒体

三星HBM4E,率先送样

You can't keep playing's like that - Final Scoring analyst.

三星电子今日宣布,已向全球主要客户送出业界首款12层堆叠HBM4E样品,进一步巩固其在新一代高带宽内存市场的领先地位。

今年早些时候,三星率先实现旗舰产品HBM4的量产与商用交付,如今推出HBM4E样品,持续完善高带宽内存产品路线,以此满足人工智能计算与超大规模算力基础设施飞速增长的需求。

三星电子存储器事业部研发负责人、副总裁Sang Joon Hwang表示:“继HBM4顺利量产后,三星凭借HBM4E再度彰显独到的技术优势。我们将依托领先的制造能力与前瞻性的产能布局,持续推动全球AI内存市场发展。”

三星电子HBM4E,速率提升超20%

三星HBM4E单引脚稳定运行速率为14Gbps,最高可提升至16Gbps,能够应对日益严苛的数据处理需求。相较HBM4,其速率提升超20%;单堆叠内存带宽最高可达3.6TB/s,可充分释放大语言模型(LLM)与新一代AI系统的运算性能。

此次推出的12层堆叠HBM4E产品容量为48GB,相较上一代产品提升超30%。三星还将根据客户需求,陆续推出8层32GB、16层64GB等不同规格版本,丰富产品矩阵。HBM4E充分整合三星完整的半导体技术实力,沿用HBM4量产阶段打磨成熟的前沿技术,包括业界领先的第六代10纳米级1c DRAM工艺,以及三星晶圆代工的4纳米逻辑基底芯片,保障产品拥有更出色的工艺稳定性与量产能力。

三星对HBM4E的存储及逻辑架构完成设计与工艺优化,进一步提升产品性能、能效与良率。其中,凭借先进低功耗设计与封装结构优化,该产品能效较上一代提升16%,热阻性能改善超14%。以上优化可实现更高效的散热效果,让新一代数据中心在高负载运行场景下,长期保持稳定运转,并降低整体能耗。

完成样品交付与相关调试后,三星将结合客户进度启动HBM4E量产工作。

三星于今年2月推出的HBM4收获了全球客户的广泛好评,其性能与能效表现备受认可。作为业内首款实现量产的产品,HBM4在系统级封装(SiP)测试中跑出11.7Gbps的速率,树立起行业标杆。目前HBM4供货规模稳步扩大。采用同款核心芯片与基底芯片的全新HBM4E,预计很快迈入量产阶段,助力新一代AI系统加速创新。依托覆盖存储、晶圆代工、逻辑芯片设计及先进封装的全产业链布局,三星将持续为高速发展的AI市场,提供稳定的半导体产品供应。

SK海力士HBM4E,预计下半年送样

SK海力士的HBM4于2025年9月量产;HBM4E计划2026年下半年送样、2027年量产,其HBM4E将采用基于1c nm制程的DRAM裸片,基础裸片则由台积电采用3nm工艺生产。

值得关注的是,SK海力士刚刚发布了“iHBM”技术。该技术通过在HBM封装内集成一体化冷却元件“ICE”,显著降低产品运行时的发热量。

伴随AI算力需求持续激增,HBM不断通过增加堆叠层数、提升运行速度来实现性能的迭代升级,同时也带来发热量攀升的难题。因此,有效控制连接HBM与GPU的D2D PHY区域的功率密度,正成为下一代HBM技术竞争力的核心。

iHBM技术的特点在于从结构层面根本性解决上述散热难题。传统HBM依赖热量经由核心芯片(Core Die)向外传导的间接散热方式。iHBM的核心在于,直接在热量最为集中的D2D PHY区域内嵌入热控元件(ICE),构建专用热量排出通道(Heat Path)。相较传统方案,热阻(Thermal Resistance)降低30%以上,同时确保产品在高温、高负载环境下的稳定运行特性。

该技术在量产可行性方面也具备显著优势。产品采用经市场充分验证的先进MR-MUF晶圆级封装工艺,可实现稳定规模化量产。此外,该技术与客户现有系统级封装环境具备高度设计兼容性,客户无需进行大规模设计改动,即可直接部署,从而有效降低了实际导入门槛。

SK海力士计划将iHBM技术应用于HBM5等下一代产品,以满足高性能计算(HPC)、AI数据中心等超高度集成、高带宽应用场景的严苛散热管控需求,进一步提升整体系统的稳定性与运行效率。

美光HBM4E,明年投产

美光科技全球运营副总裁Manish Bhatia在出席摩根大通投资大会时表示:美光HBM4产能爬坡速度,较去年HBM3 12层产品实际快了一倍,良率提升速度更快。该产品将搭载于英伟达人工智能运算平台Vera Rubin

美光HBM4爬坡提速主要得益于三大原因:第一是基于上一代HBM3、HBM3E12层产品量产积累的经验与学习效应;第二是HBM4核心裸片(DRAM芯片)采用10纳米级第五代1β工艺制造,该工艺是美光当前主力工艺,性能与良率均已验证、运行稳定;第三是采用自研优化的基底裸片,通过1βDRAM与自研制造基底裸片相结合,最大化产品完整性与性能。

不过从下一代HBM4E开始,美光将调整策略:核心裸片计划采用10纳米级第六代1γ工艺生产。1γ与三星电子、SK海力士的10纳米级第六代1c工艺属同代技术,也是美光首次导入ASML极紫外(EUV)光刻设备的工艺。基底裸片也将不再自研生产,转而交由台积电代工。

Bhatia副总裁表示:HBM4E开发进展顺利,预计明年启动量产,首批爬坡的将是符合JEDEC标准的产品。同时,美光也在筹备面向客户需求的定制款产品。定制款成本虽高于标准款,但凭借性能提升与功能增加,预计可充分满足客户需求。

声明:

文章转载自网络,版权归原作者;内容为作者独立观点,不代表 DimDeep 立场。​

若有版权异议,请联系我们处理,转载请联系原作者。

Leave a Reply

您的邮箱地址不会被公开。 必填项已用 * 标注

0

SHARE

动态跟踪

Email

点击提交按钮,即表示您确认已阅读并同意我们不定期向您的邮箱发送最新资讯。

关注我们

© 2026 深维科技 北京兴拓互动科技有限公司 版权所有  京ICP备2022029399号-4